




國立交通大學考試試卷
Exam Paper of National Chiao Tung University



課程名稱 IC Lab (Final)
Course Name

姓名 許峻彰
Name

學號 0550145
Student ID


班別
Department

日期
Date

※考試作弊者將受記大過以上處分
※If you cheat in an exam, you will be punished.

題號 NO	分數 Score
1	+15
2	0
3	+2
4	10
5	10
6	6
7	10
8	6
9	4
10	6
11	8
12	7
13	3
14	
15	
總分 Total	82

1. a. 若不同 Block 有不同的 clk 時，資料傳輸時會產生錯誤或遺失，稱為 CDC.



c. 若只使用 1 stage，容易產生亞穩態使电路工作異常

2. SVS: 使用掃描方式分析

MVS: 使用 Multi 方式分析

DVFS: 使用深度方式分析

3. ① 下一級 Block 可能無法吃下上一級 Block 的电压



Ex. 前一級 过高，下一級 Gate 可能會損壞，

前一級 过低，可能沒法達到下一級的 V_{th} ，導致吃不到。



② 加入 过渡元件 (能轉換电压的元件) 来解决。

4.

And-gating



Or-gating



透過 latch, awake 或 sleep 更新只能在 clk 正沿或負沿, 因此能夠避免 glitch。

5. a. 當有大電流流過 Power line 時, 因為有 wire 有寄生電阻, 而導致電壓下降, 稱為 IR drop.

會造成電路速度變慢, 雜訊容忍度下降等問題。

b. 多加入 Stripe, 降低寄生電阻, 來減少 IR drop.

6. 我們需要知道製程上的一些特性, 例如時間, 寄生電阻, 電容等, 我們才能在模擬時知道接近真實的情況。

7. a. 設置 Halo 可以避免 Route 或放置 stand cell 時與 IP 太過接近導致錯誤。

Halo A 表至少要間隔 IP 多少距離。

b. 因為電流過大或線寬太窄導致金屬开路或短路的現象，可以透過設計時加粗線寬解決。

c. 在 Fab 製造過程中有使用到電漿，會因為電漿的局部電荷不均勻導致金屬帶電，若金屬面積過大，累積電荷會將 Gate oxide 打穿，此現象稱之 Antenna effect。可以透過加入跳線或 Antenna diode 解決。


8. ① Crosstalk : 訊號線與訊號線的交互影響。

② Noise : 雜訊對於電路產生的影響


③ 溫度 : 溫度也會影響到訊號的傳遞

④ 寄生電阻、電容也會對訊號產生影響

9. ① 將原本靠近的訊號線分離



② 使用不同層金屬降低訊號彼此的影响



10.

Interface INF(A, B, C, D, E);

logic A, B, C, D, E; clk

○ PATTERN (

input D,

input E,

output A,

output B;

output C.);

DESIGN (

input A,

input B,

input C,

output D,

output E);

endinterface

11. a.

$$\frac{2^{10}}{16} = \frac{2^{10}}{2^4} = 2^6 = 64$$

b. ① signal_0 : ② Signal-1 = 1 ③ Signal-2

0 ⇒ 0
0 ⇒ 1
0 ⇒ 2
0 ⇒ 3
0 ⇒ 4

0 ⇒ 0~4
1 ⇒ 0~4
2 ⇒ 0~4
3 ⇒ 0~4
4 ⇒ 0~4

次數 100 次

在每个 bin 中都要達成 100 次

Ex. 若在 0~63 中要 100 次以上

④ Signal-3 = 0, 1, 2
各 100 次

⑤ Signal-1 = 1 且
Signal-3 = 0, 1, 2
的條件下各達 100 次

每一組達成 100 次

以上 ①, ②, ③, ④, ⑤ 條件都達成, 即為 100% coverage.

12.

Assertion1 = assertion property (

@(posedge clk)

logic [3:0] temp;

-2 in-valid, temp = data-in $\rightarrow$ #[0:\$] data-out = temp
);

DVAL 不變

13.

0. COI : 对特定输入排列组合的覆盖率

proof coverage : 所有排列组合被验证的覆盖率

-7 b. proof coverage : 需将有可能跑完才算通过,
但 COI 只需验证完特定的部份即可。

c. for COI : 不需要跑完所有验证,

for proof coverage : 需要跑完所有验证,